INTRODUÇÃO AOS TESTES EM DISPOSITIVOS DE PROTEÇÃO• Testes Típicos em dispositivos de proteção e novas tendênciasO processo de avaliação de um IED de proteção é composto, tipicamente, por testes de desempenho estáticos e dinâmicos. Os testes estáticos objetivam aferir a precisão inerente ao formato da característica de operação da função de proteção do relé, portanto, se faz necessário um conhecimento apurado no que se refere a parametrizações e características do IED. Esses testes não verificam o comportamento da resposta do dispositivo sob teste quando aplicadas formas de onda provenientes de transitórios eletromagnéticos. Já os testes dinâmicos avaliam, a partir da injeção de formas de onda características de transitórios do sistema elétrico, a operação do equipamento de proteção frente a um distúrbio real.
Contudo, nos dias atuais, descobrir apenas qual será o comportamento de um único IED frente a uma perturbação não é mais o suficiente. Devido à complexidade do sistema interligado e o uso de esquemas de proteção avançados, algumas concessionárias já consideram obrigatório averiguar também como as respostas dos IED’s irão influenciar o comportamento do restante do sistema e, posteriormente, como este comportamento irá influenciar os IED’s, ou seja, é necessário que o teste possua uma retroalimentação, denominando-se teste transitório em malha fechada. Essa abordagem permite testar o esquema de proteção como um todo e não apenas o IED individualmente.
• Testes Transitórios em Malha FechadaOs resultados obtidos pelos testes em malha fechada utilizando uma cuidadosa modelagem do sistema elétrico são os que mais se aproximam da realidade, por esse motivo a demanda por este tipo de teste vem aumentando. Contudo, o sucesso dessa modalidade de teste está intrinsecamente ligado à eficiência do simulador digital utilizado que deve ser capaz de disponibilizar modelos fiéis de componentes do sistema elétrico de forma a simular corretamente os transitórios eletromagnéticos / eletromecânicos.
Há uma grande diversidade de softwares que possibilitam a modelagem e simulação de sistemas elétricos, tais como ATP, EMTP, entre outros. Entretanto, a grande maioria apresenta uma série de desafios ao usuário, no que tange à interface, componentes disponibilizados, métodos de avaliação dos resultados e a possibilidade de múltiplas simulações para posterior avaliação.
Para que as formas de onda simuladas nos softwares existentes no mercado sejam reproduzidas nos IED’s, é necessário que as soluções sejam capazes de exportar os sinais em um arquivo que seja reconhecido pelas malas de teste. Estas que amplificam e injetam os sinais de tensão e corrente nos equipamentos de proteção e obtêm a resposta dos mesmos para posterior avaliação, ou seja, realizam o teste em malha aberta. Essa metodologia, além de não considerar a resposta dos IED’s no sistema, demanda muito tempo, organização e esforço para se trabalhar com os arquivos dos testes.
Atualmente, as principais concessionárias de energia da rede básica utilizam para os testes em malha fechada os sistemas de simulação em tempo real. No entanto, o custo para aquisição destes equipamentos é muito elevado, já que devem ser adquiridos além do sistema de simulação, amplificadores de sinais capazes de reproduzir com fidelidade os valores de saída do simulador, uma vez que os sistemas de simulação em tempo real reproduzem em suas saídas sinais de baixa amplitude.
A solução apresentada a seguir possibilita, além da criação de rotinas de simulações e avaliação automática dos resultados, a comunicação direta com os testadores universais das linhas CE-70XX e CE-67XX, que reproduzem os sinais simulados no IED e aquisicionam os sinais de trip, os quais são utilizados para interagir com o software através de testes iterativos (testes em malha fechada). Além disso, o custo agregado ao sistema completo (hardware e software) é consideravelmente inferior se comparado aos sistemas de simulação em tempo real, sendo assim, acessível à grande maioria das empresas e instituições. Vale ressaltar também que a solução é portátil, não ficando limitada a laboratórios de testes.
CARACTERÍSTICAS DA FERRAMENTA DESENVOLVIDAA ferramenta desenvolvida para testes em malha fechada reproduz as formas de onda obtidas nas simulações de software através de um testador universal que injeta os sinais a níveis secundários ou Sampled Values nos dispositivos de proteção e interfaceia com os mesmos através da aquisição de sinais binários ou GOOSE. A figura 1 demonstra os procedimentos executados pela tecnologia de forma esquemática.
Anexo:
Comentário sobre o Arquivo: Figura 1 – Esquema dos procedimentos executados na simulação de sistemas em malha fechada.
figura 1.png [ 181.14 KiB | Visualizado 5887 vezes ]
Em suma, a ferramenta irá englobar em um único conjunto (software + hardware) todas as etapas do processo avaliativo de um IED ou de um esquema completo de proteção em condições transitórias, permitindo a realização de testes em malha fechada.
• SoftwareO software PS Simul, desenvolvido no Brasil desde o ano de 2009, teve sua primeira versão lançada no ano de 2014, sendo disponibilizado em uma versão demonstrativa pelo site da empresa Conprove. Este programa, criado com a finalidade principal de permitir ao usuário a modelagem de sistemas de potência e de controle complexos e simular transitórios eletromagnéticos e eletromecânicos, trabalha com uma interface bastante amigável, com uma série de recursos que facilitam a obtenção e avaliação de resultados, entrada de dados, visualização de erros, entre outros. A fim de possibilitar a criação de qualquer sistema de potência e/ou controle, são disponibilizados mais de 400 modelos de dispositivos do sistema, inclusive vários destes não contemplados por nenhum outro software de simulação transitória. Além de realizar as simulações, o software irá permitir a reprodução/aquisição dos sinais pela mala de testes. Para conhecer mais sobre os recursos do software e ter acesso gratuito à versão FREE do mesmo, acesse:
http://www.conprove.com.br/pub/i_ps_simul.htmlPara que a interface com o hardware seja reconhecida pelo PS Simul, são disponibilizados na biblioteca do software os blocos de entrada binária, entrada GOOSE, saída analógica, saída binária, saída GOOSE e saída Sampled Value. Os componentes de saída são utilizados para que os resultados obtidos no ambiente de simulação possam ser reproduzidos no mundo real, ou seja, o usuário conseguirá direcionar as formas de onda que obteve em sua simulação para geração destes sinais. Já os componentes de entrada serão utilizados para possibilitar que os sinais aquisicionados pelos canais das malas de testes sejam utilizados no programa.
Os sinais de entrada são utilizados pelo processo iterativo e esse procedimento é identificado para quaisquer alterações de níveis lógicos ou apenas para as bordas de subida ou descida. Com a iteração, o sinal é utilizado, por exemplo, para modificar a simulação de forma a comandar a abertura e fechamento de disjuntores ou em quaisquer outros pontos dos circuitos que envolvam lógica digital. Este processo de geração e aquisição de sinais acontece por sobreposições automáticas de etapas com a realimentação do circuito, configurando assim um sistema em malha fechada em etapas com excelentes resultados. É válido enaltecer que essa metodologia só é possível devido à repetibilidade na atuação dos IED’s que possuem grande precisão na aquisição e processamento de sinais.
Para exemplificar o processo iterativo, supõe-se o teste da proteção de sobrecorrente instantânea de um IED ajustada em 0s. Para tal, um circuito foi modelado possuindo uma entrada binária com iteração na borda de subida, responsável por reproduzir o sinal de trip aquisitado do relé, conectada a um disjuntor. A primeira simulação é realizada sem considerar nenhum sinal de comando para o disjuntor e o intuito é reproduzir a forma de onda simulada e aquisitar a resposta do relé, conforme ilustra a figura 2.
Anexo:
Comentário sobre o Arquivo: Figura 2 – Resultados da primeira etapa do processo iterativo.
figura 2.png [ 130.94 KiB | Visualizado 5887 vezes ]
Após a primeira geração, o sinal que foi aquisitado do relé (Figura 2 – 1.4) é inserido na modelagem do sistema para uma próxima simulação, dessa maneira é possível modificar o comportamento do sistema simulado através de um sinal externo. Como esse sinal está conectado ao comando de trip do disjuntor, o que se espera é que na próxima simulação, a corrente de falta seja extinta após o tempo de abertura do disjuntor, como pode ser visto na Figura 3 – 2.1 que representa a segunda etapa do processo iterativo. Na segunda etapa, o sinal resimulado será reproduzido e espera-se que o relé apresente o mesmo comportamento para seu sinal de trip, respeitando uma faixa de tolerância definida pelo usuário, que pode ser definida tanto por um valor percentual quanto absoluto.
Anexo:
Comentário sobre o Arquivo: Figura 3 – Resultados da segunda etapa do processo iterativo.
figura 3.png [ 152.72 KiB | Visualizado 5887 vezes ]
O comportamento final do IED frente ao defeito aplicado pode ser analisado na Figura 3 – 2.4 e resumido da seguinte maneira: ao identificar a falta o relé comanda o sinal de trip para o disjuntor que após três ciclos abre o circuito e com a eliminação do defeito o relé para de enviar o comando de trip após alguns milissegundos. A simulação só é finalizada quando a atuação do relé em análise ocorrer no mesmo intervalo de tempo definido pela tolerância parametrizada, caso contrário, a geração é repetida até que a condição seja satisfeita. Se por ventura ocorrerem novas atuações, o processo iterativo será realizado em cascata sempre respeitando o intervalo de tolerância das atuações já analisadas.
• HardwarePara atender a essa aplicação, foram desenvolvidas novas gerações de testadores universais pela Conprove das linhas CE-6710, CE-7012 e CE-7024. Tais dispositivos possibilitam a geração de até 50 A por canal de corrente e 335 VRMS por canal de tensão, alcançando com a associação dos canais a uma corrente de até 800 A e a uma tensão de 2 kV. Para mais informações sobre estes equipamentos, acesse:
Equipamento CE6710:
http://www.conprove.com.br/pub/i_ce6710.htmlEquipamento CE7012:
http://www.conprove.com.br/pub/i_ce7012.htmlEquipamento CE7024:
http://www.conprove.com.br/pub/i_ce7024.htmlUma grande vantagem destes hardwares está na utilização de fontes independentes, que irão permitir a geração do limite máximo de amplitude em todos os canais simultaneamente, independente do defasamento entre eles, e também possibilitar maior flexibilidade na associação dos mesmos. Além disso, estes dispositivos permitem que sejam realizados testes no universo da IEC 61850, enviando Sampled Values ao invés de reproduzir sinais analógicos e recebendo mensagens do tipo GOOSE ao invés do sinal de trip pelo cabeamento de cobre.
TESTES PRÁTICOS COM A FERRAMENTADentre os ensaios realizados a fim de comprovar a eficiência da ferramenta desenvolvida, foram feitos testes em esquemas de proteção implantados a um sistema com características similares à de um pertencente à rede básica nacional no que tange a níveis de tensão, geometria típica das linhas de transmissão e níveis de curto-circuito com foco na proteção de uma linha de transmissão da classe de 500 kV. Diante disso, foram analisados 428 cenários, com variações do tipo de falta, localização e ângulo de incidência:
• Faltas na linha protegida, com e sem resistência e análise de religamentos com e sem sucesso;
• Faltas no meio da linha protegida para verificação do limite de sensibilidade dos relés;
• Faltas nas linhas paralela e adjacentes, com e sem resistência;
• Faltas evolutivas com e sem resistência nas linhas protegida e paralela;
• Faltas na linha protegida na condição de “Switch on to Fault” (SOTF);
• Faltas na linha protegida, simulando falha na comunicação entre os relés;
• Faltas na linha protegida com o sistema operando em sub e sobrefrequências;
• Faltas Cross Country nas linhas paralela e protegida;
O sistema modelado neste ensaio segue representado na Figura 4 e contempla quatro subestações, sendo o trecho principal em análise localizado entre as subestações 02 e 03. Nesse trecho, foram modeladas duas linhas de transmissão paralelas localizadas em uma mesma torre. As linhas que interligam as subestações 01-02 e 03-04 também foram representadas. Nos terminais da linha protegida (LT1) localizada entre as subestações 02-03 foram inclusos grupos de transformadores de instrumento (TP’s e TC’s) e disjuntores, que neste estudo foram comandados externamente por relés SIEMENS da linha SIPROTEC 4 modelo 7SA.
Anexo:
Comentário sobre o Arquivo: Figura 4 – Circuito de potência modelado no software PS Simul.
figura 4.png [ 177.95 KiB | Visualizado 5887 vezes ]
Para a definição de todos os cenários de uma só vez, foram utilizados os recursos de definição de constantes e de loop manual, onde o usuário define a quantidade de casos que deseja simular e o valor das constantes para cada um destes. Através de apenas um clique, o software realiza de maneira automatizada todas as simulações, gerações e iterações armazenando no final todos os resultados em um único arquivo.
Com isso, realizou-se a avaliação dos ajustes de proteção dos dois relés localizados nos terminais da linha LT1 entre as subestações 02 e 03. Os casos definidos possibilitaram a análise das seguintes funções de proteção: Distância (21) + PUTT (Z1B), Falta a Terra (50N-67N) com esquema de teleproteção, Switch-on-to-Fault (50HS) e Religamento (79).
Na figura 5 é apresentada uma foto do esquema de proteção em teste montado em laboratório para realização do estudo.
Anexo:
Comentário sobre o Arquivo: Figura 5 – Foto do sistema montado para testes em laboratório.
figura 5.png [ 725.51 KiB | Visualizado 5887 vezes ]
Dentre os casos testados destaca-se o correto funcionamento da teleproteção no esquema de subalcance (PUTT) diante de uma falta interna a 0% da LT1 entre a subestação SE02 e SE03. Os IED’s foram ajustados de tal forma que a zona1 protege 85% da linha LT1 e a zona1B protege 150% dessa linha, ambas olhando para frente conforme as suas localizações, ou seja, a região direta para o IED1 é no sentido SE02-SE03 enquanto que para o IED2 é no sentido SE03-SE02. Nesse caso, o IED1 localizado na SE02 identifica a falta dentro da zona1, comanda o sinal de trip (enBn-G1-Z1_SE2) e envia o sinal de teleproteção (enBn-G1-ENVIO_PUTT_SE2) para o IED2 localizado na SE03. Ao receber o sinal do IED1, o relé que não detectou a falta em sua zona1 ativa a zona1B que detecta a falta e comanda o sinal de trip (enBn-G1-Z1B_SE3) como pode ser analisado na Figura 6.
Após a eliminação da falta e ultrapassado o tempo morto do religamento ajustado em 1s, ambos os IED’s comandam o sinal de religamento (enBn-G1-COM_RELIG_SE2 e enBn-G1-COM_RELIG_SE3). Ao religar, como a falta ainda não foi eliminada, ambos os IED’s operam instantaneamente. O IED1 opera pelo SOTF (enBn-G1-SOTF_SE2) e o IED2 por estar mais distante do defeito e as correntes não atingirem o limite definido para o SOTF no instante do religamento, opera pela zona1B, que foi configurada para ser ativada no religamento.
Em relação aos tempos de atuação, foram obtidos os tempos de trip de 16,1 milissegundos para o IED1 da SE02 (destacado na Figura 6) e 24,9 milissegundos para o IED2 da SE03. Após o religamento sem sucesso, o tempo de operação foi de 15,4 milissegundos para o IED1 e 34,3 milissegundos para o IED2.
Anexo:
Comentário sobre o Arquivo: Figura 6 – Falta ABC a 0% de LT1 com religamento sem sucesso
figura 6.png [ 61.22 KiB | Visualizado 5887 vezes ]
Os resultados obtidos com a ferramenta aqui apresentada já foram confrontados com resultados obtidos de simuladores em tempo real, onde comprovou-se a equivalência de ambos. Para mais informações sobre a comparação realizada, acesse:
http://www.conprove.com.br/pub/artigos/2017_SNPTEE_TESTES_EM_MALHA_FECHADA_COMPARACAO_TEMPO_REAL_E_METODO_ITERATIVO_ARTIGO.pdfComo já ressaltado, a ferramenta permitirá também a realização de testes em esquemas de proteção implementados com barramento de processos (IEC 61850-9-2). Para mais informações sobre esta modalidade de teste, acesse:
http://www.conprove.com.br/pub/artigos/2018_STPC_AVALIACAO_PROTECAO_DIFERENCIAL_DE_LINHA_IEC61850_PROCESS_BUS_EM_MALHA_FECHADA_ARTIGO.pdf